

(11) Publication number:

08250641 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

07049699

(51) Intl. CI.:

H01L 23/50 H01L 21/60 H01L 23/12

(22) Application date: 09.03.95

(30) Priority:

(43) Date of application

27.09.96

publication:

(84) Designated contracting states: (71)Applicant:

(74)

FUJITSU LTD

(72) Inventor: ORIMO MASAICHI YONEDA YOSHIYUKI TSUJI KAZUTO

Representative:


(54) SEMICONDUCTOR **DEVICE AND ITS MANUFACTURE**

(57) Abstract:

PURPOSE: To reduce the cost of a component and simplify an assembling process, by mounting a semiconductor chip on a base board, arranging metal components, and filling gaps between the metal components with bonding resin.

CONSTITUTION: A base board 5 contains a plurality of bonding pads 65 wherein protruding type mounting terminals protrude on the lower surface. A plurality of metal components 6 are arranged at specified positions of the base board 5. The metal component 6 has a space surrounded by an outer frame 61, a die stage 62, and a plurality of releasably supporting arms 63 which couple the outer frame and the die stage. The parts between facing side surfaces of the metal components 6 are filled with bonding resin 7 in the manner in which the resin does not protrude above and below the metal components 6. Thereby a plurality of the metal components 6 can be integrally formed in a unified body from the metal plate. Through holes or the like for connecting patterns are made unnecessary, so that the cost of a semiconductor device can be reduced.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-250641

(43)公開日 平成8年(1996)9月27日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	23/50			H01L	23/50	P	
	21/60	301			21/60	301M	
	23/12				23/12	L	

		審査請求	未請求 請求項の数7 OL (全 6 頁)			
(21)出願番号	特願平7-49699	(71)出願人	(71)出願人 000005223			
			富士通株式会社			
(22)出顧日	平成7年(1995)3月9日	神奈川県川崎市中原区上小田中4丁目1番				
, ,,===,,			1号			
		(72)発明者	織茂 政一			
		(1-)20701	神奈川県川崎市中原区上小田中1015番地			
			富士通株式会社内			
		/79\ ₹ % ∏∏-‡≮				
		(72)発明者	.,,,,			
			神奈川県川崎市中原区上小田中1015番地			
			富士通株式会社内			
		(72)発明者	辻 和人			
			神奈川県川崎市中原区上小田中1015番地			
			富士通株式会社内			
		(74)代理人	弁理士 井桁 貞一			


(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【目的】 基板の下面に表面実装用の端子がマトリックス状に配設されたパッケージを有する高集積度半導体装置に関し、部品コストを低減し組立工程を簡略化できるパッケージを用いた半導体装置とその製造方法の提供を目的とする。

【構成】 上記課題はベース基板5が、少なくともそれぞれの上面が同一平面をなすよう所定の位置に配置された複数の金属部品6と、金属部品6の上下にはみ出すことのないよう金属部品6の相対する側面間に充填された結合用樹脂7からなり、金属部品6が、外周に沿って設けられたフレーム外枠61と、中央部に配置されたダイステージ62と、ダイステージ62をフレーム外枠61に結合する複数の支承腕63と、ダイステージ62とフレーム外枠61と支承腕63とで囲まれた空間に配列され、突起状実装端子64が下面に突出してなる複数のボンディングパッド65とを含む本発明の半導体装置によって達成される。

本発明になる半導体装置の構成を示す斜視図



1

【特許請求の範囲】

【請求項1】 ベース基板が、少なくともそれぞれの上面が同一平面をなすよう所定の位置に配置された複数の金属部品と、該金属部品の上下にはみ出すことのないよう該金属部品の相対する側面間に充填された結合用樹脂からなり、

該金属部品が、外周に沿って設けられたフレーム外枠と、中央部に配置されたダイステージと、該ダイステージを該フレーム外枠に結合する複数の支承腕と、該ダイステージと該フレーム外枠と該支承腕とで囲まれた空間 10 に配列され、突起状実装端子が下面に突出してなる複数のポンディングパッドとを含み、

該ダイステージ上にダイボンディングされた半導体チップと該ボンディングパッドとの間がワイヤを介して接続され、該半導体チップと該ワイヤとが該ベース基板上面を被覆する樹脂層内部に封止されてなることを特徴とする半導体装置。

【請求項2】 ベース基板の上面を被覆する前記樹脂層に代えてフレーム外枠に固着された金属キャップ、若しくはセラミックキャップを具えた請求項1記載の半導体 20 装置。

【請求項3】 少なくともポンディングパッドの下面に 突出させた突起状実装端子の表面が、はんだめっきされ てなる請求項1記載の半導体装置。

【請求項4】 前記金属部品が、ダイステージとフレーム外枠と支承腕とで囲まれた空間に配列された中継パッドを含む請求項1記載の半導体装置。

【請求項5】 前記ダイステージの外形がその上にダイボンディングされた半導体チップの外形より小さく、かつ該ダイステージに隣接させて配列されたボンディング 30パッドが、上面に切欠き部を具えてなる請求項1記載の半導体装置。

【請求項6】 外周に沿って設けられたフレーム外枠と、中央部に配置されたダイステージと、該ダイステージを該フレーム外枠に結合する支承腕とを有し、該ダイステージと該フレーム外枠と該支承腕とで囲まれた空間に配列された複数のボンディングパッドが、それぞれ切放領域を介して該フレーム外枠に連結さた金属フレームを形成するフレーム形成工程と、

該ボンディングパッド上の所定の領域を下方に押し出し 40 突起状実装端子を形成すると共に、該ボンディングパッドを連結するため設けた該切放領域に上面から溝を形成し、更に該金属フレームを構成する部材の相対する側面間と、該切放領域に形成された該溝に結合用樹脂を充填し硬化させるベース基板形成工程と、

ベース基板の該ダイステージに半導体チップを搭載し、 該半導体チップと該ポンディングパッドの間をワイヤで 接続する組立工程、および該ベース基板の上面を樹脂層 により被覆し内部に該半導体チップと該ワイヤを封止す る封止工程と、 該金属フレームの該切放領域に残した金属部分を除去し ボンディングパッドをそれぞれ切り放すエッチング工程、および下面の該突起状実装端子の表面にはんだめっ きするメッキ工程とを有することを特徴とする半導体装置の製造方法。

【請求項7】 ベース基板の上面を樹脂層により被覆し 内部に半導体チップとワイヤを封止する工程に代えて、 金属キャップ、若しくはセラミックキャップをフレーム 外枠に固着し、内部に半導体チップとワイヤを封止する 工程を有する請求項4記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は基板の下面に表面実装用の端子がマトリックス状に配設されたパッケージを有する高集積度半導体装置に係り、特に部品コストの低減と組立工程の簡略化が可能なパッケージの構造とそれを用いた半導体装置の製造方法に関する。

【0002】近年、各種電子機器が小型化されるに伴って内部に組み込まれる半導体装置も一層の高密度実装化が要求されており、高集積度半導体装置では基板下面に表面実装用の端子がマトリックス状に配設されたパッケージが広く利用されている。

【0003】しかし、従来の高集積度半導体装置に用いられるパッケージはガラスエポキシ基板と封止用樹脂等で構成されており、両面に形成された各種導体パターンを有するガラスエポキシ基板が高価なため半導体装置のコスト低減を阻害している。

【0004】また、従来のパッケージは組立が完了した あと下面の実装端子にボール状のはんだバンプを付着さ せる必要がある。そこで部品コストを低減し組立工程を 簡略化できるパッケージを用いた半導体装置とその製造 方法の実現が望まれている。

[0005]

【従来の技術】図7は従来の半導体装置の構成を示す側 断面図である。図において従来の樹脂封止型半導体装置 はガラスエボキシ基板1に搭載した半導体チップ2と封 止用の樹脂層3を有し、ガラスエボキシ基板1は上面に 形成された金属からなるダイステージ11と所要数のポン ディングパッド12を具えている。

7 【0006】また、ガラスエボキシ基板1は下面にマトリックス状に配設されボンディングパッド12と対応する 実装端子13を有し、ポンディングパッド12と実装端子13 との間はガラスエボキシ基板1を貫通するスルーホール 14を介して接続されている。

【0007】ガラスエポキシ基板1に搭載された半導体 チップ2はダイステージ11上の所定の位置にダイボンディングされており、半導体チップ2上のパッド21とガラ スエポキシ基板1上のポンディングパッド12とはワイヤ 4を介して接続されている。

50 【0008】ガラスエポキシ基板1の上面はトランスフ

3

ァーモールド法で形成された封止用の樹脂層3によって 被覆されており、ガラスエボキシ基板1の下面に露出し た実装端子13には表面実装の際に必要なボール状のはん だバンプ15が付着している。

[0009]

【発明が解決しようとする課題】しかし、ガラスエポキシ基板とガラスエポキシ基板の上面を覆う封止用の樹脂層とで構成された従来のパッケージは、微細な導体パターンや数多くのスルーホールを具えたガラスエポキシ基板が高価で半導体装置のコスト低減を阻害する。

【0010】また、従来のパッケージはガラスエボキシ 基板の上面に半導体チップを搭載し封止用の樹脂層を形成して被覆した後、予めボール状に形成されたはんだパンプを実装端子に付着させる必要があり組立工程を煩雑にするという問題があった。

【0011】本発明の目的は部品コストを低減し組立工程を簡略化できるパッケージを用いた半導体装置とその製造方法を提供することにある。

[0012]

【課題を解決するための手段】図1は本発明になる半導体装置の構成を示す斜視図である。なお全図を通し同じ対象物は同一記号で表している。

【0013】上記課題はベース基板5が、少なくともそれぞれの上面が同一平面をなすよう所定の位置に配置れた複数の金属部品6と、金属部品6の上下にはみ出すことのないよう金属部品6の相対する側面間に充填された結合用樹脂7からなり、金属部品6が、外周に沿って設けられたフレーム外枠61と、中央部に配置されたダイステージ62と、ダイステージ62をフレーム外枠61に結合する複数の支承腕63と、ダイステージ62とフレーム外枠61と支承腕63とで囲まれた空間に配列され、突起状実装端子64が下面に突出してなる複数のボンディングパッド65とを含み、ダイステージ62上にダイボンディングパッド65とを含み、ダイステージ62上にダイボンディングパッド65との間がワイヤ4を介して接続され、半導体チップ2とワイヤ4とがベース基板5上面を被覆する樹脂層3内部に封止されてなる本発明の半導体装置によって達成される。

[0014]

【作用】図1においてそれぞれの上面が同一平面をなすよう所定の位置に配置された複数の金属部品6と、金属 40 部品6の上下にはみ出すことのないよう金属部品6の相対する側面間に充填された結合用樹脂7を有し、金属部品6が、外周に沿って設けられたフレーム外枠61と、中央部に配置されたダイステージ62と、ダイステージ62をフレーム外枠61に結合する複数の支承腕63と、ダイステージ62とフレーム外枠61と支承腕63とで囲まれた空間に配列され、突起状実装端子64が下面に突出してなる複数のボンディングパッド65とを含むベース基板5は、通常のリードフレームと同様に複数の金属部品の金属板からの一体成形が可能で、しかもパターン間を接続するスル 50

ーホール等が不要で半導体装置のコスト低減が可能になる。

【0015】また、ボンディングパッド65の下面に突出してなる突起状実装端子64の表面にはんだめっき等を施すことによって、ボール状に形成されたはんだパンプを実装端子に付着させる工程を省略することができ組立工程の簡略化が可能になる。

【0016】即ち、部品コストを低減し組立工程を簡略 化できるパッケージを用いた半導体装置とその製造方法 10 を実現することができる。

[0017]

【実施例】以下添付図により本発明の実施例について説明する。なお、図2は本発明になる半導体装置の製造工程を示すフローチャート、図3は本発明になる半導体装置の製造工程の説明図、図4は本発明になる半導体装置の金属フレームを示す平面図、図5は本発明になる半導体装置の他の実施例を示す斜視図、図6は本発明になる半導体装置の変形例を示す側断面図である。

【0018】従来の半導体装置とは異なり本発明になる 半導体装置は図1に示す如く半導体チップ2がベース基 板5上に搭載され、ベース基板5は所定の位置に配置さ れた複数の金属部品6と金属部品6の隙間に充填された 結合用樹脂7を具えている。

【0019】金属部品6にはベース基板5の外周に沿って設けられたフレーム外枠61と中央部に配置されたダイステージ62が含まれ、半導体チップ2は例えば4隅に設けられた支承腕63を介しフレーム外枠61に結合されたダイステージ62に搭載される。

【0020】更に、金属部品6にはそれぞれ突起状実装 端子64を下面に突出させた複数のボンディングパッド65 が含まれており、ボンディングパッド65はダイステージ 62とフレーム外枠61と支承腕63とで囲まれた空間に所定 の間隔で配列されている。

【0021】以下、図2および図3に基づいてかかるベース基板5を用いた本発明になる半導体装置の製造方法について詳述する。即ち、フレーム形成工程では図3(a)に示す如くプレス加工によって不要な部分を打ち抜き金属フレーム8を形成する。

【0022】図4に示す如く金属フレーム8には支承腕63を介して4隅が結合されたフレーム外枠61とダイステージ62とが含まれ、間に切放領域66を介在させることにより一体化された複数のボンディングパッド65がフレーム外枠61に結合されている。

【0023】ベース基板形成工程では図3(b) に示す如くポンディングパッド65を下方に押し出して突起状実装端子64を形成すると共に、図3(c) に示す如くポンディングパッド65を連結するための切放領域66を上面からハーフエッチングし溝67を形成する。

【0024】上面および下面に樹脂が付着しないよう金属フレーム8を図示省略された金型に挟み結合用の樹脂

5

を注入することで、図3(d) に示す如く金属フレーム8 を構成する部材の相対する側面間と切放領域66の溝67に 結合用樹脂7が充填される。

【0025】半導体装置の組立工程は図3(e) に示す如 くダイステージ62に半導体チップ2を搭載するダイボン ディングする工程と、半導体チップ2上のパッドとポン ディングパッド65の間をワイヤ4を介し接続するワイヤ ボンディング工程を有する。

【0026】半導体装置の組立が完了すると図3(f)に 示す如く半導体チップ2を搭載したベース基板5上面を 10 なる。 樹脂層3で被覆し、ベース基板5に搭載された半導体チ ップ2とボンディングパッド65に接続されたワイヤ4を 樹脂層3の内部に封止する。

【0027】樹脂封止が完了した時点ではポンディング パッド65は切放領域66の下部に残存する金属部分を介し て連結されており、切放領域66の下部に残存する金属部 分を除去することによって連結されたポンディングパッ ド65を切り放す必要がある。

【0028】そこで図3(g) に示す如く樹脂封止が完了 した時点でベース基板5を裏面からエッチングして残存 20 する金属部分を除去し、次の実装に具えボンディングパ ッド65の下面に突出してなる突起状実装端子64の表面に 例えばはんだめっきを施す。

【0029】なお、前記実施例はベース基板5上面を被 覆する樹脂層3の内部に半導体チップ2とワイヤ4とが 封止されているが、図5に示す如く樹脂層3に代えて金 属またはセラミックからなるキャップ9をフレーム外枠 61に固着し封止してもよい。

【0030】また、ダイステージ62とフレーム外枠61と 支承腕63とで囲まれた空間に配列されたポンディングパ 30 ッド65の列の中に、例えば、回路を中継する手段として 図6(a) に示す如く突起状実装端子64のない中継パッド 68が混入されていても良い。

【0031】更に、本発明になる半導体装置の変形例は 図 6 (b) に示す如くダイステージ62を半導体チップ2よ り小さくすると共に、ダイステージ62に隣接させ配列さ れたボンディングパッド65がエッチングにより上部に切 欠き部69が形成されている。

【0032】ダイステージ62に隣接したボンディングパ ッド65の上部に切欠き部69を形成することによりポンデ 40 4 ワイヤ ィングパッド65の、ポンディング領域外の一部を半導体 チップ2の下に潜らせることが可能になって半導体装置 を小型化することができる。

【0033】このようにそれぞれの上面が同一平面をな すよう所定の位置に配置された複数の金属部品6と、金 属部品6の上下にはみ出すことのないよう金属部品6の 相対する側面間に充填された結合用樹脂7を有し、金属 部品6が、外周に沿って設けられたフレーム外枠61と、 中央部に配置されたダイステージ62と、ダイステージ62 をフレーム外枠61に結合する複数の支承腕63と、ダイス テージ62とフレーム外枠61と支承腕63とで囲まれた空間 に配列され、突起状実装端子64が下面に突出してなる複 数のボンディングパッド65とを含むベース基板5は、通 常のリードフレームと同様に複数の金属部品の金属板か らの一体成形が可能で、しかもパターン間を接続するス ルーホール等が不要で半導体装置のコスト低減が可能に

【0034】また、ボンディングパッド65の下面に突出 してなる突起状実装端子64の表面にはんだめっき等を施 すことによって、ポール状に形成されたはんだパンプを 実装端子に付着させる工程を省略することができ組立工 程の簡略化が可能になる。

【0035】即ち、部品コストを低減し組立工程を簡略 化できるパッケージを用いた半導体装置とその製造方法 を実現することができる。

[0036]

【発明の効果】上述の如く本発明によれば部品コストを 低減し組立工程を簡略化できるパッケージを用いた半導 体装置とその製造方法を提供することができる。

【図面の簡単な説明】

【図1】 本発明になる半導体装置の構成を示す斜視図 である。

【図2】 本発明になる製造工程を示すフローチャート である。

【図3】 本発明になる半導体装置の製造工程の説明図 である。

本発明になる半導体装置の金属フレームを示 【図4】 す平面図である。

【図5】 本発明になる半導体装置の他の実施例を示す 斜視図である。

本発明になる半導体装置の変形例を示す側断 【図6】 面図である。

【図7】 従来の半導体装置の構成を示す側断面図であ る。

【符号の説明】

2 半導体チップ

6 金属部品

8 金属フレーム

61 フレーム外枠 63 支承腕

69 切欠き部

65 ボンディングパッド

67 溝

3 樹脂層

5 ベース基板

7 結合用樹脂

9 キャップ

62 ダイステージ

64 突起状実装端子


66 切放領域

68 中継パッド

【図1】


本発明になる半導体装置の構成を示す斜視図

【図2】 本発明になる製造工程を示すフローチャート





本発明になる半導体装置の製造工程の説明図

【図3】



【図4】





(6)


特開平8-250641

【図5】

【図6】

本発明になる半導体装置の他の実施例を示す斜視図

本発明になる半導体装置の変形例を示す側断面図



後来の半導体装置の構成を示す個斯面図

